加入鯨鏈
我們正在尋找傑出的工程師與創新人才，與我們一起攜手打造下一代 3D 異質運算。
深度技術投入
打造挑戰物理極限的晶片,你的程式碼將運行於矽晶之中。
世界首創的影響力
我們量產了前所未有的技術,每個專案都舉足輕重。
扁平而高效
精簡資深團隊,想法無需層層審批,直接化為晶片流片。
全球布局
據點橫跨台北、新竹、聖荷西——與真正國際化的團隊一同打造未來。
開放職缺
4 open roles
Role Description
1. 協助數位 IC 設計相關工作，包含 RTL Coding、Simulation、Synthesis 及 Module-level Integration 2. 協助進行 SoC / IP Integration、Functional Verification 及 Design Debugging。 3. 與資深工程師合作進行設計問題分析與除錯，並持續提升設計品質。 4. 參與 ASIC 開發流程，涵蓋 RTL Design、Implementation 及 Verification 等相關工作。
Requirements
1. 電機工程、電子工程、資訊工程或其他相關科系，大學或碩士學歷。 2. 具備 Digital Logic Design 基礎知識，並了解 Verilog / SystemVerilog。 3. 熟悉或曾接觸 RTL Design、Simulation 或 Synthesis Tools 者佳。 4. 具備 VLSI / ASIC Design Flow 基礎概念者佳。 5. 歡迎應屆畢業生，或具 0–2 年相關工作經驗者應徵。 6. 具備良好的學習態度、溝通能力及團隊合作精神。 【加分條件】 1. 熟悉 DRAM Protocol / Standard，如 DDR4、DDR5、LPDDR4、LPDDR5、JEDEC Specification 及 DFI Interface。 Knowledge of DRAM protocols and standards, including DDR4 / DDR5, LPDDR4 / LPDDR5, JEDEC specifications, and the DFI interface. 2. 具 Memory Controller Design 經驗，如 Command Scheduling、QoS / Arbitration、Refresh Management 及 Power-State Control。 Experience in memory controller design, including command scheduling, QoS / arbitration, refresh management, and power-state control. 3. 具 Low-Power Design 經驗，如 Clock Gating、Power Gating、UPF。 Experience in low-power design, including clock gating, power gating, and UPF. 4. 具 SystemVerilog / UVM 及 Metric-Driven Verification 經驗。 Experience in metric-driven verification using SystemVerilog / UVM. 5. 具 C / C++ 或 SystemC ESL Modeling 經驗。 Experience in ESL modeling using C / C++ or SystemC. 6. 熟悉 DFT、CDC Methodology。 Familiarity with DFT and CDC methodologies. 【我們期待的夥伴】 1. 具備良好的數位 IC 設計與問題分析能力，能從 System Architecture、RTL Design、Verification 到 Front-End Implementation 參與完整設計流程，並能與 Physical Design、Firmware 及 Software 團隊進行跨部門協作。 We are looking for an engineer with strong digital IC design and problem-solving capabilities, who can contribute across the complete design flow—from system architecture, RTL design, and verification to front-end implementation—and collaborate effectively with Physical Design, Firmware, and Software teams. 2. 若具備 DRAM Controller、DDR / LPDDR、DFI 或 Memory Subsystem 相關設計經驗，將優先考量。 Hands-on experience in DRAM controllers, DDR / LPDDR, DFI, or memory subsystem design is highly preferred.
或將履歷寄至 hr@whalechip.com
Role Description
1. 參與 SoC / Digital IC 相關 RTL Design、Integration 與 Verification 工作。 Participate in RTL design, integration, and verification for SoC / Digital IC projects. 2. 參與 Memory / DRAM Subsystem 相關設計、整合與效能優化。 Contribute to the design, integration, and performance optimization of Memory / DRAM subsystems. 3. 執行 Logic Synthesis、Timing Analysis 及相關 Front-End Design Flow。 Perform logic synthesis, timing analysis, and related front-end design activities. 4. 與 Verification、Physical Design、Firmware 及其他團隊合作，完成 IC Design 與 System Integration。 Collaborate with Verification, Physical Design, Firmware, and other teams on IC design and system integration. 5. 協助分析與解決 Design / Verification / Implementation 相關問題。 Analyze and resolve design, verification, and implementation issues. *備註：此職缺非研發替代役*
Requirements
工作經歷 : 3年以上 學歷要求 : 大學以上 科系要求 : 電機電子工程相關 語文條件 : 英文 擅長工具 : Perl、Python、TCL、FPGA、Verilog 其他條件 : 【必要條件】 1. 電機、電子或其他相關理工科系，大學以上學歷。 BS or above in Electrical Engineering, Electronics Engineering, or a related field. 2. 具 3 年以上 Digital IC / SoC / ASIC Design 或 Verification 相關工作經驗。 3+ years of industry experience in Digital IC / SoC / ASIC design or verification. 3. 熟悉 Verilog / SystemVerilog，具 RTL Design 或 Verification 實務經驗。 Familiar with Verilog / SystemVerilog and hands-on experience in RTL design or verification. 4. 具備基本 Digital IC Design Flow 觀念及良好的問題分析能力。 Good understanding of the Digital IC design flow and strong problem-solving skills. 【加分條件】 具備以下任一相關經驗者佳： • SoC Design / Integration • AMBA AXI / APB / AHB • Memory Subsystem / DRAM Controller • DDR / LPDDR / DFI • Logic Synthesis / STA • SystemVerilog / UVM • Low-Power Design / CDC / DFT 【我們期待的夥伴】 我們希望找到具備良好 Digital IC 基礎、願意深入 SoC / Memory Subsystem Design，並能與不同團隊合作解決問題的工程師。
或將履歷寄至 hr@whalechip.com
Role Description
1. APR (innovus) 2. Physical Verification (calibre)
Requirements
工作經歷 : 1年以上 學歷要求: 大學以上 科系要求:電機電子工程相關 語文條件:英文中等 擅長工具: Python、TCL 1. 熟悉 Linux 工作環境及基本操作。 2. 具 Tcl Script 撰寫及使用經驗。 3. 熟悉 Cadence Innovus 等 APR（Automatic Place & Route）相關工具。 4. 熟悉 Siemens Calibre，具 Physical Verification（如 DRC／LVS）相關經驗。 5. 具 IC Backend／Physical Design 相關實務經驗者佳。
或將履歷寄至 hr@whalechip.com
Role Description
1.Design and maintain operation system which include EDA tools, license services, Linux cluster, virtualization environment. 2.Assist users to resolve problems while operating IT systems 3.Develop scripts to automate the management, monitoring and visualization of computing, storage and license servers for EDA.
Requirements
工作經歷 : 2年以上 學歷要求 : 大學、碩士 科系要求 : 資訊管理相關、資訊工程相關、電機電子工程相關 1.Familiar with Linux operation system 2.Familiar with scripting languages such as Perl, Python, Tcl, C Shell. 3.EDA and cloud environment management experience are preferred.
或將履歷寄至 hr@whalechip.com
在 WHALECHIP 的生活
